# This Page Is Inserted by IFW Operations and is not a part of the Official Record

# **BEST AVAILABLE IMAGES**

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

# IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.

# PATENT ABSTRACTS OF JAPAN

(11)Publication number:

11-150236

(43) Date of publication of application: 02.06.1999

(51)Int.CI.

H01L 27/04

H01L 21/822 H01L 29/78

(21)Application number: 10-258992

(71)Applicant : NEC CORP

(22)Date of filing:

11.09.1998

(72)Inventor: FUJII TAKEO

NARITA KAORU

HORIGUCHI YOKO

(30)Priority

Priority number: 09248271

Priority date: 12.09.1997


Priority country: JP

# (54) SEMICONDUCTOR INTEGRATED CIRCUIT

(57)Abstract:

PROBLEM TO BE SOLVED: To prevent breakdown of the gate insulating film of an MIS transistor with the MIS transistor as a transfer gate.

SOLUTION: A clamp element 20 is connected to a transfer gate 18 for preventing the gate insulating film of a the transfer gate 18 from being broken on a device electrification model test. As the clamp element 20, a bipolar transistor or a an MOS transistor with a thick gate insulating film may be used.



# LEGAL STATUS

[Date of request for examination]

11.09.1998

[Date of sending the examiner's decision of

rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

3161600

[Date of registration]

23.02.2001

[Number of appeal against examiner's decision

of rejection]

[Date of requesting appeal against examiner's decision of rejection]
[Date of extinction of right]

Copyright (C); 1998,2000 Japanese Patent Office

# (19)日本国特許庁 (JP)

# (12) 公開特許公報(A)

# (11)特許出願公開番号

# 特開平11-150236~

(43)公開日 平成11年(1999)6月2日

(51) Int.Cl.6

H01L 27/04

識別記号

FΙ

H01L 27/04

Η

21/822

29/78

301K

29/78

審査請求 有

請求項の数14 OL (全 6 頁)

(21)出願番号

特願平10-258992

(22)出顧日

平成10年(1998) 9月11日

(31) 優先権主張番号 特願平9-248271

(32)優先日 (33)優先権主張国 平9 (1997) 9 月12日 日本 (JP)

(71)出願人 000004237

日本電気株式会社

東京都港区芝五丁目7番1号

(72)発明者 藤井 威男

東京都港区芝五丁目7番1号 日本電気株

式会社内

(72)発明者 成田 薫

東京都港区芝五丁目7番1号 日本電気株

式会社内

(72)発明者 堀口 洋子

東京都港区芝五丁目7番1号 日本電気株

式会社内


(74)代理人 弁理士 山下 穣平

#### (54) 【発明の名称】 半導体集積回路

# (57) 【要約】

【課題】 MISトランジスタをトランスファゲートと して備えた半導体集積回路において、MISトランジス タのゲート絶縁膜の破壊を防止する。

【解決手段】 トランスファゲート18にクランプ素子 20を接続することにより、デバイス帯電モデル試験の 際におけるトランスファゲート18のゲート絶縁膜の破 壊を防止する。クランプ素子20としては、バイポーラ トランジスタを使用しても良いし、ゲート絶縁膜の厚い MOSトランジスタを使用しても良い。



## 【特許請求の範囲】

【請求項1】 入出力パッドと、前記入出力パッドに接 続された保護回路と、前記保護回路に接続されたトラン スファゲートと、前記トランスファゲートに接続された 内部回路とを直列接続した半導体集積回路であって、 前記トランスファゲートに、クランプ素子を接続するこ とを特徴とする半導体集種回路。

【請求項2】 前記保護回路は、抵抗と保護素子とを含

前記入出力パッドに抵抗を接続し、

前記入出力パッドと前記抵抗との接続点に前記保護素子 の一端を接続し、前記前記保護素子の他端を接地するこ とを特徴とする請求項1記載の半導体集積回路。

【請求項3】 前記トランスファゲートは、MISトラ ンジスタ又はMOSトランジスタであり、

前記クランプ素子を、前記トランスファゲートのゲート と、前記トランスファゲートのソース又はドレインのい ずれか一方とに接続することを特徴とする請求項1記載 の半導体集積回路。

はクロック回路の内のいずれかに接続することを特徴と する請求項3記載の半導体集積回路。

【請求項5】 前記クランプ素子は、バイポーラトラン ジスタであり、

前記バイポーラトランジスタのエミッタ又はコレクタの 一方を前記トランスファゲートのゲートに接続し、

前記バイポーラトランジスタのエミッタ又はコレクタの 他方を前記トランスファゲートのソース又はドレインの いずれかに接続することを特徴とする請求項3記載の半 導体集積回路。

【請求項6】 前記クランプ素子は、前記トランスファ ゲートのゲート酸化膜より厚いゲート絶縁膜を有する他 のMIS又はMOSトランジスタであり、

前記他のMIS又はMOSトランジスタのソース又はド レインの一方を前記トランスファゲートのゲートとに接 続し、

前記他のMIS又はMOSトランジスタのソース又はド レインの他方を前記トランスファゲートのソース又はド レインのいずれかに接続することを特徴とする請求項3 記載の半導体集積回路。

【請求項7】 入出力パッドと、前記入出力パッドに接 続された抵抗と、前記抵抗に接続されたトランスファゲ ートと、前記トランスファゲートに接続された保護回路 と、前記保護回路に接続された内部回路とを直列接続し た半導体集積回路であって、

前記トランスファゲートは、MOSトランジスタ又はM ISトランジスタであり、前記トランスファゲートに、 クランプ素子を接続することを特徴とする半導体集積回

【請求項8】 前記クランプ素子は、バイポーラトラン

ジスタであり、前記バイポーラトランジスタのエミッタ 又はコレクタの一方を前記トランスファゲートのソース 又はドレインのいずれかに接続し、前記バイポーラトラ ンジスタのエミッタ又はコレクタの他方を前記トランス ファゲートのゲートに接続することを特徴とする請求項 7記載の半導体集積回路。

【請求項9】 前記クランプ素子は、前記トランスファ ゲートのゲート酸化膜より厚いゲート酸化膜を有する他 のMIS又はMOSトランジスタであることを特徴とす 10 る請求項7記載の半導体集積回路。

【請求項10】 前記クランプ素子のソース又はドレ インの一方を、前記トランスファゲートのソース又はド レインのいずれかに接続し、

前記クランプ回路のソース又はドレインの他方を前記ト ランスファゲートのゲートに接続することを特徴とする 請求項9記載の半導体集積回路。

【請求項11】 前記トランスファゲートは、第1NM OSトランジスタであり、

前記クランプ素子を、前記第1NMOSトランジスタの 【請求項4】 前記ゲートを、外部電源、内部電源、又 20 ソースとゲートとに接続し、前記第1NMOSトランジ スタのゲートを接地し、前記第1NMOSトランジスタ のドレインを、第2NMOSトランジスタのゲートに接 続し、

> 前記第2NMOSトランジスタのソースを、前記第1N MOSトランジスタのソースに接続し、前記2NMOS トランジスタのドレインを、内部電源又は外部電源に接

前記第2NMOSトランジスタのソースを、第3NMO Sトランジスタのドレインに接続し、前記第3NMOS トランジスタのソースを接地することを特徴とする請求 項7記載の半導体集積回路。

【請求項12】 前記保護回路は、他の抵抗と、MOS トランジスタとを含み、

前記他の抵抗の一端を前記トランスファゲートに接続 し、前記他の抵抗の他端を前記内部回路に接続し、

前記他の抵抗の他端をMOSトランジスタのソース又は ドレインの一方に接続し、前記MOSトランジスタのソ ース又はドレインの他方を接地することを特徴とする請 求項7記載の半導体集積回路。

【請求項13】 入出力パッドと、前記入出力パッドと 互いに離間して配置されたMOSトランジスタ (28) を有し、前記MOSトランジスタ (28) のゲートは、 配線を介して前記入出力パッドに接続され、前記MOS トランジスタ(28)のソース又はドレインの一方は、 外部電源、内部電源、又は接地電位のいずれかに接続さ れた半導体集積回路であって、

バイポーラトランジスタ (29) が前記MOSトランジ スタ(28)に隣接して設けられ、

前記パイポーラトランジスタ(29)のエミッタ又はコ レクタの一方を前記MOSトランジスタ (28) のゲー トに接続し、

前記バイポーラトランジスタ(29)のエミッタ又はコ レクタの他方を前記MOSトランジスタ (28) のソー ス又はドレインの前記一方に接続することを特徴とする 半導体集積回路。

【請求項14】 入出力パッドと、前記入出力パッドと 互いに離間して配置されたMOSトランジスタ (28) を有し、前記MOSトランジスタ (28) のゲートは、 配線を介して前記入出力パッドに接続され、前記MOS トランジスタ(28)のソース又はドレインの一方は、 外部電源、内部電源、又は接地電位のいずれかに接続さ れた半導体集積回路であって、

MISトランジスタが前記MOSトランジスタ (28) に隣接して設けられ、

前記MISランジスタのソース又はドレインの一方を前 記MOSトランジスタ(28)のゲートに接続し、

前記MISトランジスタのソース又はドレインの他方を 前記MOSトランジスタ(28)のソース又はドレイン の前記一方に接続し、

前記MISトランジスタは、前記MOSトランジスタ (28) のゲート酸化膜より厚いゲート絶縁膜を有する ことを特徴とする半導体集積回路。

# 【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、半導体集積回路に 関し、特に、静電破壊を防止することができる半導体集 積回路に関する。

### [0002]

【従来の技術】一般に、半導体集積回路では、その集積 度の上昇と共に、静電放電による破壊が問題となってい る。このような静電放電による静電破壊を解析するため に、人体モデル(human body model)、デバイス帯電モ デル (charged device model) 、及び、パッケージ帯電 モデル (charged package model) 等が使用されてい る。これらのいずれのモデルにおいて、静電破壊が生じ ないことが望ましいが、近年、特に、デバイス帯電モデ ル及びパッケージ帯電モデルにおける静電放電耐量の向 上が望まれている。通常、デバイス帯電モデル及びパッ ケージ帯電モデルでは、600V程度の静電放電耐量を 持つことが要求されている。

【0003】特開平7-169962号公報では、上記 した静電放電による静電破壊を防止するために、外部端 子に接続された出力MOSFETのゲートと外部端子と の間に、当該出力MOSFETのチャンネル長と同じ か、又は、それより長いチャンネル長を有する保護用M OSFETを接続した半導体装置が提案されている。こ の構成では、保護用MOSFETのゲートに、適切な電 位を印加しておくことにより、通常動作の際には、当該 保護用MOSFETをオフ状態にしておき、この状態 で、異常電圧が印加されると、保護用MOSFETがオ 50 かった。

ン状態となって、出力MOSFETの酸化膜破壊を防止 することができる。

【0004】又、特開昭63-181469号公報で は、入力と入力MOSトランジスタとが離間して設けら れている場合に、保護用MOSFETを入力MOSトラ ンジスタの近傍に設け、この保護用MOSFETを入力 用MOSトランジスタのゲートとソースとに接続してい る。これにより、入力にサージ電圧が印加された場合 に、接地配線の抵抗が原因で、入力MOSトランジスタ 10 のゲート絶縁膜に高い電圧が加わり、静電破壊するのを 防止している。

【0005】一方、最近、高速仕様のDRAM等の半導 体集積回路では、入出力パッドと内部回路との間に、M ISトランジスタによって構成されたトランスファゲー トが設けられる場合がある。この場合、MISトランジ スタのゲートは電源配線に接続されると共に、MISト ランジスタのドレインは内部回路に接続され、且つ、ソ 一スは抵抗を介して入出力パッド、即ち、外部端子に接 続されている。また、入出力パッドと接地間には、静電 20 放電による静電破壊を防止するために、ダイオード等の 保護素子が設けられている。

【0006】このように、トランスファゲートを接続す る理由は、振幅の大きさを制限すると共に、内部回路と の動作タイミングの調整、並びに、静電放電による影響 を軽減するためである。

[0007]

【発明が解決しようとする課題】しかし、上述した特開 平7-169962号公報の技術では、保護されるべき 出力MOSFETに対応して、2つの保護用MOSFE Tを設ける構成では、保護されるべき出力トランジスタ の数が多くなればなるほど、保護用MOSFETの数も 増加させる必要があるため、回路構成が複雑になると共 に、集積度の低下をも招く結果となってしまうと言う欠 点がある。

【0008】更に、保護用MOSFET自体が破壊する モードがあり、この対策のために、回路がより複雑にな る。又、上述した特開昭63-181469号公報の技 術についても、保護用MOSFETが破壊されることが ある。すなわち、この技術は人体モデルでは有効である ものの、デバイス帯電モデルのように極めて高速な放電 においては、しばしば保護MOSFETが破壊される。 【0009】他方、入出力パッド毎にトランスファゲー トを設けた半導体集積回路では、本発明者等の観測によ れば、デバイス帯電モデルによる試験の際、緩やかに帯 電された電荷が急激に放電されると、トランスファゲー トを構成するMISトランジスタのゲート絶縁膜が、静 電放電によって破壊され易いことが判明した。この場合 におけるMISトランジスタのゲート絶縁膜破壊は、入 出力パッドと接地間に保護素子を設けても、防止できな

5

【0010】そこで、本発明は、デバイス帯電モデル試験に要求される静電放電耐量を持つ保護素子を提供することを課題としている。

【0011】又、本発明は、集積度の低下を最小限に抑えることができる保護素子としてのクランプ素子を提供することを課題としている。

【0012】又、本発明は、トランスファゲートを備えた半導体集積回路において、絶縁膜の破壊を防止できる保護素子を備えた半導体集積回路を提供することを課題としている。

# [0013]

【課題を解決するための手段】上記の課題を解決するための本発明の半導体集積回路は、入出力パッドと、前記入出力パッドに接続された保護回路と、前記保護回路に接続されたトランスファゲートと、前記トランスファゲートに接続された内部回路とを直列接続した半導体集積回路であって、前記トランスファゲートに、クランプ素子を接続するようにしている。

【0014】又、本発明の半導体集積回路は、入出力パッドと、前記入出力パッドに接続された抵抗と、前記抵抗に接続されたトランスファゲートと、前記トランスファゲートに接続された保護回路と、前記保護回路に接続された内部回路と直列接続した半導体集積回路であって、前記トランスファゲートに、クランプ素子を接続するようにしている。

# [0015]

【発明の実施の形態】以下、図面を参照して、本発明の 実施の形態にについて説明する。

【0016】図1は、本発明の第1実施形態の半導体集積回路のプロック図である。図に示すように、第1実施形態の半導体集積回路は、入出力パッド10と、入出力パッド10に接続された保護回路15と、保護回路15に接続されたトランスファゲート18に接続された内部回路11とを直列接続した半導体集積回路である。そして、トランスファゲート18に、クランプ素子20を接続している。

【0017】ここに、入出力パッド10は、入力パッド 或いは出力パッドに置き換えられても良い。

【0018】又、保護回路15は、ダイオード等の保護素子16及び抵抗17とからなり、この保護回路15の入出力端子は、抵抗17の両端子であり、入出力パッド10と抵抗17との接続点に保護素子16の一端が接続されており、保護素子16の他端は接地されている。

【0019】トランスファゲート18としては、MISトランジスタ又はMOSトランジスタが好適である。トランスファゲート18のゲートは、図示しない外部電源、図示しない内部電源、又は図示しないクロック回路から電圧Vgを供給されている。

【0020】クランプ素子20としては、ダイオード、 バイポーラトランジスタ、MISトランジスタ等が好適 50

に用いられる。クランプ素子20としてバイポーラトランジスタを用いる場合には、バイポーラトランジスタのエミッタ又はコレクタのいずれか一方をトランスファゲート18のゲートとに接続し、バイポーラトランジスタのエミッタ又はコレクタのいずれか他方をトランスファゲート18のソース又はドレインのいずれかに接続する。又、クランプ素子20として、MISトランジスタを用いる場合には、MISトランジスタのソース又はドレインのいずれか一方をトランスファゲート18のゲー10 トとに接続し、MISトランジスタのソース又はドレインのいずれか他方をトランスファゲート18のソース又はドレインのいずれか他方をトランスファゲート18のソース又はドレインのいずれかに接続する。

【0021】以上、第1実施形態の半導体集積回路の構成について説明した。次に、この第1実施形態の半導体 集積回路の動作について説明する。

【0022】まず、クランプ素子20が接続されていない場合でも、人体モデル(human body model)では、入出力パッド10に静電電圧が印加されると、この電圧は保護素子16によってクランプされるため、内部回路1120に対して過大な電圧が印加されるのを防止する。

【0023】また、通常動作時には、トランスファゲートであるトランスファゲート18が保護素子16に接続されているため、MISトランジスタに与えられるノイズの影響を低減できると共に、入出力パッド10からの入力信号の振幅を制限することができる。

【0024】このような構成を採用した場合、デバイス 帯電モデル(charged device model)では、デバイスを 緩やかに充電して、特定のピン、たとえば入出力パッド 10から急速に放電する。すなわち、充電が緩慢である ので、デバイス内のあらゆる節点、たとえば図1中のす べての節点は充電された状態となり、その後に、入出力 パッド10から急速に放電する。したがって、入出力パッド10に直接接続された各節点も急速に放電される。 これに対して、電源ラインの放電には時間を要するた め、トランスファゲート18のゲートに過大な電圧がか かる結果、トランスファゲート18が静電破壊を被ることになる。

【0025】本発明者は、このゲート絶縁膜の破壊の現象が、前述したように、トランスファゲート18のゲートに接続される配線の容量に蓄積された電荷に起因していることを究明し、これを防止する手段を見出だした。即ち、図示された例では、トランスファゲート18のソース及びゲート間に、クランプ素子20を接続し、このクランプ素子20により、ゲート絶縁膜の破壊を防止している。このように、クランプ素子20を接続することにより、ゲートに接続された配線上の電荷が急激に放電される場合にも、トランスファゲート18の砂壊を防止することにより、トランスファゲート18の破壊を防止できる。

【0026】次に、図2は、本発明の第2実施形態の半

7

導体集積回路の回路図である。図2に示すように、第2 実施形態の半導体集積回路は、入出力パッド10と、入 出力パッド10に接続された抵抗31と、抵抗31に接 続されたトランスファゲート41と、トランスファゲー ト41に接続された保護回路15と、保護回路15に接 続された内部回路11とを直列接続した半導体集積回路 である。そして、トランスファゲート(第1NMOSト ランジスタ)41には、クランプ素子(NPNバイポー ラトランジスタ) 42を接続している。

OSトランジスタ28のゲートとドレインとの間に接続 されたパイポーラトランジスタ29が設けられている。 【0028】又、保護回路15は、抵抗32とMOSト ランジスタ26を含んでいる。

【0029】又、抵抗31と抵抗32の共通接続点に は、ドライプ用NMOSトランジスタ36及び負荷用N MOSトランジスタ37のドレイン及びソースが接続さ れている。また、負荷用NMOSトランジスタ37のゲ ートには、NMOSトランジスタ41のドレインが接続 されており、更に、NMOSトランジスタ41のソース は抵抗31と抵抗32の共通接続点に接続されている。

【0030】ここで、ドライブ用NMOSトランジスタ 36のゲートには出力制御回路からの制御出力Bが入力 され、負荷用NMOSトランジスタ37のゲートには出 力制御回路からの制御出力Aが入力されている。この出 力制御回路は内部回路11の出力を入出力パッド10に 出力させるための制御回路である。したがって、制御出 カA、Bのいずれか一方をハイレベルとすれば足りる が、両方ともローレベルとしてもよい。但し、制御出力 A、B共にハイレベルとすることは好ましくない。その 理由は、ドライブ用NMOSトランジスタ36及び負荷 用NMOSトランジスタ37が共にオン状態なり、消費 電力を増加させるからである。

【0031】トランスファゲート41は図1に示された トランスファゲート18と同様な動作を行い、且つ、そ のソース、ゲート間には、NPNトランジスタ42のエ ミッタ及びコレクタが接続されている。このようなNP Nトランジスタ42は、図1のクランプ素子20と同様 な動作を行うことができる。尚、図示された例では、ト ランスファゲート41のゲートとNPNバイポーラトラ ンジスタ42のコレクタは共通に抵抗43に接続されて おり、この抵抗43を介して接地されている。

【0032】又、図2において、入出力パッド10と、 内部回路11は、特開昭63-181469号公報同様 に互いに離間して設けられ、入出力パッド10と、内部 回路11とは、配線を介して接続されている。バイポー ラトランジスタ29は、MOSトランジスタ28のゲー トとソースの間に接続され、且つ互いに隣接して配置さ れている。図2では、MOSトランジスタ28のソース は、接地電位に接続されているが、内部電源電位や外部 50 電源電位の場合でも同様に、本発明の半導体集積回路 は、パッケージ帯電モデルやデバイス帯電モデルにおい て、破壊しにくい半導体集積回路である。バイポーラト ランジスタ29は、MOSトランジスタ28よりも厚い ゲート酸化膜を有するMISトランジスタに置き換えて も同様である。

8

【0033】以上、NチャンネルMOSトランジスタを 用いて、第2実施形態を説明したが、NチャンネルMO Sトランジスタに替えて、PチャンネルMOSトランジ 【0027】また、内部回路11には、NチャンネルM 10 スタ又はPチャンネルM I S トランジスタを用いてもよ٧١<sub>°</sub>

> 【0034】又、クランプ素子20として、バイポーラ トランジスタを使用する場合について説明したが、トラ ンスファゲート41としてのNMOSトランジスタのゲ ート酸化膜より厚いゲート絶縁膜を有するMOSトラン ジスタ又はMISトランジスタを使用しても良い。

> 【0035】以上、本発明の第1及び第2実施形態につ いて説明したが、本発明はこれに限らず、抵抗17、3 1、43はコンタクト抵抗、配線抵抗等であってもい。

#### [0036] 20

【発明の効果】以上説明した本発明によれば、トランス ファゲートとしてのMISトランジスタにクランプ素子 を接続することにより、デバイス帯電モデル試験の際に おける当該MISトランジスタの絶縁破壊を防止でき る。

### 【図面の簡単な説明】

【図1】本発明の第1実施形態の半導体集積回路のプロ ック図。

【図2】本発明の第2実施形態の半導体集積回路の回路 *30* 図。

# 【符号の説明】

- 10 パッド
- 11 内部回路
- 15 保護回路
- 16 保護素子
- 17 抵抗
- 18 トランスファゲート
- 20 クランプ素子
- 26 MOSトランジスタ
- 27 PチャンネルMOSトランジスタ
  - 28 NチャンネルMOSトランジスタ
  - 29 バイポーラトランジスタ
  - 31 抵抗
  - 32 抵抗
  - 36 第3NMOSトランジスタ
  - 37 第2NMOSトランジスタ
  - 41 第1NMOSトランジスタ (トランスファゲー F)
  - 42 バイポーラトランジスタ (クランプ素子)

